PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-275162

(43)Date of publication of application: 18.10.1996

(51)Int.CI.

HO4N 7/30 HO3M 7/00 HO4N 5/7826 HO4N 5/92

(21)Application number : 07-072782

(71)Applicant: HITACHI LTD

(22)Date of filing:


30.03.1995

(72)Inventor: TSUKIJI NOBUYOSHI

TAKAHASHI SUSUMU

(54) DECODING CIRCUIT FOR COMPRESSED DYNAMIC IMAGE REPRODUCTION CIRCUIT (57)Abstract:

PURPOSE: To realize depacking for ACL (packed code data in bus 1), ACM (that in bus 2) and ACH (that in bus 3) data only with a buffer memory storing code data by one video segment by accessing a required code for depacking to packed code data received by the compressed dynamic image reproduction device. CONSTITUTION: Code data given to a buffer memory 2 are fed to a parallel shifter 3 based on byte information from a code address storage circuit 12 in the unit of bytes. The barrel shifter 3 shifts the code data not decoded by the code length returned from a decode circuit 4 and the bit information from the code address storage circuit 12 and gives the code data fed from the buffer memory 2 to the decode circuit 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

07.09.1999

BEST AVAILABLE COPY

-(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-275162

(43)公開日 平成8年(1996)10月18日


(51) Int.Cl. ⁸		識別記号	庁内整理番号	FΙ			技術表示箇所		
H04N	7/30			H04N	7/133	•	Z		
H03M	7/00	•	9382-5K	H03M	7/00				
H 0 4 N	5/7826	•		H 0 4 N	5/782]	D		
	5/92				5/92	1	H		
				審査請求	未請求	請求項の数3	OL	(全 10 頁)	
(21)出願番号	特願平7-72782			(71) 出願人					
(00) UIRS II		₩ rb σ &= (100E) 0		株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地					
(22) 出願日		平成7年(1995)3	(70) 28 HH-48			9百四.	1日0番地		
			(72)発明者	築地 伸芳 神奈川県横浜市戸塚区吉田町292番地株式					
		•			会社日立製作所映像メディア研究所内				
			(72) 登明老	(72) 発明者 高橋 将					
			•	神奈川県横浜市戸塚区吉田町292番地株式					
						立製作所映像メ			
				(74)代理人		小川勝男			
						. ,			

(54) 【発明の名称】 圧縮動画像再生装置の復号回路

(57)【要約】

【目的】圧縮動画像再生装置に入力されるパッキングされたコードデータに対し、デパッキング処理を施すときに、必要なコードにアクセスでき、1ビデオセグメント分のコードデータを蓄える一つのバッファメモリのみでACL,ACM及びACHデータのデパッキング処理を実現する。

【構成】バッファメモリ2に入力されたコードデータは、コードアドレス記憶回路12からのバイト情報によってバレルシフタ3にバイト単位でコードデータを供給し、バレルシフタ3では、デコード回路4から返される符号長とコードアドレス記憶回路12からのビット情報によってデコードされなかったコードデータをシフトして、バッファメモリ2から供給されたコードデータを接続する。



【特許請求の範囲】

【請求項1】画像を小さなブロックに分け、コード化さ れた所定数のプロック分のデータが、所定数のコードエ リア内にパッキングされた圧縮動画像データをデコード する圧縮動画像再生装置の復号化回路において、所定ブ ロック分のコードデータを蓄えるバッファメモリ手段 と、前記パッファメモリ手段より出力されたコードデー タを符号長情報によりビットシフトをしてラッチ出力す るバレルシフタ手段と、前記バレルシフタ手段により出 力されたコードデータをデコードし、符号長を返すデコ ード手段と、どのプロックをデコードしているかを示す ブロックカウント手段と、どのエリアをデコードしてい るかを示すエリアカウント手段と、前記プロックのデコ ードが終了したことを示すフラグをブロック毎に蓄える フラグメモリ手段と、エリア内に、まだデコードしてい ないコードが残っていることを示すフラグをエリア毎に 蓄えるフラグメモリ手段と、エリア内にデコードすべき。 コードがなくなったことを検出するエリア終了検出手段 と、エリア内のコードのデコードがどこまで終了したか を記憶しておくコードアドレス記憶手段を備えているこ とを特徴とする圧縮動画像再生装置の復号回路。

【請求項2】請求項1において、前記ブロックのデコードしたコードの末尾がどのエリア内にあるかの途中経過をブロック毎に記憶しておくエリア記憶手段を備える圧縮動画像再生装置の復号回路。

【請求項3】請求項2において、エリアの中に他のエリアのコードに連結すべきコードが存在することを示すフラグメモリ手段と、連結すべきコードのエリアの位置を示す連結エリアカウント手段を備える圧縮動画像再生装置の復号回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、圧縮動画像再生装置の 復号回路において、コード化され、パッキングされたデ ータを効率よくデコードするためにデパックするデパッ キング処理に係わり、少ないメモリでデパッキング処理 を実現可能とするための回路に関する。

[0002]

【従来の技術】圧縮動画像再生装置の復号回路におけるデパッキング回路は、動画像圧縮符号化装置等により、磁気テープ等の記録媒体に記録するためにパッキング処理を施された画像データをデコードするために取り出す回路である。

【0003】パッキング、デパッキングに関しては、特開平4-79681号公報や特開平3-262332号公報等に述べられている。

【0004】本発明における圧縮動画像再生装置における復号回路に入力される圧縮動画像データは、例えば、松下、ソニー、フィリップス、トムソンの4社を幹事会社とするHDディジタルVTR協議会で規格化されたフ

オーマット、即ちDVC (Digital VCR f or Consumer use) と呼ばれる画像圧縮 方式に従った圧縮動画像データである。

【0005】圧縮動画像再生装置における復号回路に入力される圧縮動画像データを生成する動画像圧縮装置で、入力される画像データは次のような仕様である。現行TV対応の家庭用ディジタルVTR規格案であるSDフォーマットの場合、 [4:1:1] フォーマットでは、入力画像データは輝度(Y) 720画素×480ライン、色差(CR, CB) 180画素×480ラインで構成されるフレームであり、輝度のサンプリング周波数は13.5MH2である。

【0006】フレーム上8×8画素でDCTブロックが構成され、更に6個のDCTブロックによってマクロブロックが構成される。マクロブロックを構成するDCTブロックは、四つの輝度(Y)ブロックと二つの色差プロック(CR, CB)から成る。更に五つのマクロブロックにより圧縮データ量一定化の単位であるビデオセグメントが構成される。

【0007】また、HDTV対応の家庭用ディジタルVTR規格案であるHDフォーマットでは、[12:4:0]フォーマットの場合、入力画像データは輝度1008画素×1024ライン、色差336画素×512ラインのフレームであり、輝度のサンプリング周波数は40.5MHzである。このとき1フレームは42×64マクロブロックであるが、まず45×60マクロブロックのフレームに変換し、動画像圧縮符号化装置では変換されたフレームに対して処理を行う。

【0008】動画像圧縮符号化装置で圧縮される画像データは、磁気テープ等の記録媒体に記録されるためにパッキング処理が施される。図4に示すように、パッキングでは、1ビデオセグメント(5マクロブロック)分のデータを五つのシンクブロックに配置する。各シンクブロックに配置されるデータの集まりをユニットと呼ぶ。1ビデオセグメント分のデータ量は、レートコントロールにより、5ユニット分のデータ量以下に抑えられている。

【0009】一つのユニットは一つのマクロブロックに対応している。ユニットの中には、各DCTブロックに対応した六つのDCTエリア(Yは14バイト、CR、CBは10バイト)が用意されている。パッキングでは、このDCTエリアにAC係数のハフマンコードに変換されたデータを配置する。

【0010】ハフマンコードへの変換は、量子化された各DCTプロックのAC係数データ(二次元)をジグザグスキャンにより一次元のデータに並び替えた後、0の続く数(0ラン)とその直後の係数値の組み合わせをエントリーとすることにより行われる。また、各DCTプロックの終わりには、4ビットのEOBコードを追加する。

【0011】パッキング処理では、3段階の処理(パス1、パス2、パス3)でDCTエリアへのハフマンコードデータの配置を行う。一旦、バッファメモリに蓄え各りでた1ビデオセグメント分のデータは、パス1で、各りですがいってでは、パス1でがいっぱいになるまで詰め込められ、溢れたデータは先頭のDCTプロックから順につなげてユニット毎に超過データ用メモリ1に蓄えられる。パス2では、パス1で溢れたデータは同一ユニット内の空き領域に先頭から順にコなげて5ユニット分超過データ用メモリ2に蓄えられる。パス3では、パス2で溢れたデータは、5ユニット全体の空き領域に先頭から順に詰め込められる。

【0012】圧縮動画像再生装置の復号回路におけるデパッキング回路は、1ビデオセグメント(5ユニット)をデータ量一定の単位としてパッキングされたハフマンコードデータをデパックする回路である。

【0013】ここで、1ビデオセグメント分のデパッキング処理は、つぎの手順で行われる。まず、前記パッキング処理のパス1でパッキングされたコード (ACL)を1マクロブロック分デコードする。つぎにパス2でパッキングされたコード (ACM)を1マクロブロック分デコードする。以上の操作を5マクロブロック分繰り返した後に、パス3でパッキングされたコード (ACH)をデコードする。

[0014]

【発明が解決しようとする課題】パッキング処理では、前記の通り1ビデオセグメント分のデータを一旦蓄える一つのバッファメモリと、超過分のデータを蓄える二つのメモリの計三つのメモリを必要とする。デパッキング処理でも、単純にパッキングと逆の処理を行えば、三つのメモリが必要となる。

【0015】本発明の目的は、圧縮動画像再生装置の復号回路におけるデパッキング回路で、圧縮された入力動画像データに対し、従来よりも少ないメモリ容量でデパッキング処理を実現可能とすることにある。

[0016]

【課題を解決するための手段】上記の目的を達成するため、圧縮動画像再生装置の復号回路におけるデバッキング回路で、1ビデオセグメント分のハフマンコードデータを蓄えるバッファメモリ手段と、前記バッファメモリ手段と、前記バッファメモリ手段と、前記バレルシファチ出力するバレルシファチとしてラッチ出力されたコードデータを行りとなり出力されたコードでありた。 だのマクロブロックのどこのDCTブロックをジコードしているかを示すプロックカウント手段と、どのエリアカウント手段と、EOBが発見されたことを示すフグをブロック毎に蓄えるフラグメモリ手段と、エリアの

デコードがEOBで終わっているかどうかを示すフラグをエリア毎に蓄えるフラグメモリ手段と、エリア内にデコードすべきコードがないことを示すノーコードフラグ(NC)を発生するエリア終了検出手段と、エリア内のコードのデコードが何バイト目の何ピットまで終了したかを記憶しておくコードアドレス記憶手段を設けた。

[0017]

【作用】入力されたコードデータに対しデパッキング処理を行う場合に、バッファメモリ手段は1ビデオセグメント分のハフマンコードデータを蓄え、バレルシフタ手段は符号長情報によりデコードされずに残されたコードデータに対しビットシフトを行い、そのビットシフトしたコードデータにバッファメモリ手段により出力されたコードデータを加えて次にデコードすべきコードデータとする。デコード手段は、バレルシフタ手段より受け取ったコードデータをデコードし、ゼロラン、エントリーのデコードデータ、EOB信号、及び符号長データを出力する。

【0018】プロックカウント手段は、どのマクロブロックのどこのDCTプロックをデコードしているかを示すアドレスを出力する。エリアカウント手段は、どのユニットのどのエリアをデコードしているかを示すアドレスを出力する。さらに、フラグメモリ手段はデコードが終了したことを示すブロック毎のEOBのフラグ、或いはエリアのデコードがEOBで終わっているかどうかを示すエリア毎のフラグを蓄える。

【0019】エリア終了検出手段は、DCTエリアに蓄えられていたコードデータを全てデコードし、もうデコードすべきコードデータがエリア内にないことを示すノーコード信号を発生する。コードアドレス記憶手段はエリアカウント手段より受け取ったエリアアドレスにデコード回路より受け取った符号長を加算し、デコードがエリアのどこまで進んだかを覚えておき、バイト及びビット情報を出力する。

【0020】以上の手段を用いることにより、本発明によるデパッキング回路では、パッキングされたコードをそのまま蓄えるコードメモリ以外に特にバッファメモリを持たず、コードメモリへのアドレスを制御することのみで必要なコードにアクセスする方式でデパッキング処理を行うことができる。

[0021]

【実施例】図1に本発明における圧縮動画像再生装置の 復号回路におけるデパッキング回路のACLデータを処 理する場合の第一の実施例のプロック図を示す。

【0022】コード入力端子1はバッファメモリ2にハフマンコードデータを供給し、バッファメモリ2は、バレルシフタ3にデータを供給している。さらにバレルシフタ3は、デコード回路4にデコードすべきコードデータを供給している。デコード回路4でデコードされたデータはデコードデータ出力端子5に出力され、EOB信

_号が検出された場合は、EOB信号出力端子6、ブロックカウント回路7、フラグメモリ8、エリアカウント回路9、及びフラグメモリ10に出力信号を供給する。さちにデコード回路4は、符号長データをバレルシフタ3、エリア終了検出回路13、及びコードアドレス記憶回路12に出力する。

【0023】ブロックカウント回路7は、フラグメモリ8と接続され、ブロックカウント回路7から出力されるブロックアドレスは、ブロックアドレス出力端子11及びフラグメモリ8に出力される。

【0024】エリアカウント回路9は、フラグメモリ10と接続され、エリアカウント回路9から出力されるエリアアドレスは、コードアドレス記憶回路12とフラグメモリ10に出力される。

【0025】コードアドレス記憶回路は、バイト情報とビット情報をエリア終了検出回路13に出力し、さらにバイト情報をバッファメモリ2に、ビット情報をバレルシフタ3に供給する。

【0026】本発明におけるデパッキング回路の基本的動作は、つぎの通りである。まず、バッファメモリ2は、コード入力端子1から供給される1ビデオセグメント分のハフマンコードデータを蓄える。デコード回路4は、バレルシフタ3から供給されるコードデータをごった。デコードデータをとこれ、符号長をバレルシフタ3に供給する。バレルシフタ3では、供給された符号長分だけ、先にデコードしたジット数から差し引き、残ったビットをシフトしてつジットがデータ用に用意する。空きができたバレルシフタ3では、新たにバッファメモリ2から1バイトのコードデータを供給し、先にバレルシフタ3に残っているビットに足してデコード回路4に供給する。

【0027】ブロックカウント回路7には、各DCTブロックの終わりを示すEOBが見つかったときにデコード回路4から出力される信号と各DCTエリアのデータを使いきったときにエリア終出回路13から出力されるようにされ、この路ではるノーコード信号が入力されるようにされ、この路の信号が入力されたときにブロックカウント回路7がカウントを進める毎にアドレスを進めしたカウント回路7がカウントでは、区5に示すようにフラグ(1)をたてブロックカウントでは、区5に示すようにフラグ(1)をたてブロックカウントでは、フラグメモリ8では、フラグメモリ8のアがカウントアップしたときには、フラグメモリ8のアドレスを進める。ここで、フラグメモリ8のア

ドレスが進むということは、ブロックカウント回路 7 が カウントアップすることを意味する。 【0028】また、ブロックカウント回路 7 から出力さ

れるブロックアドレスは、ブロックアドレス出力端子1

1にも出力される。

【0029】一方、エリアカウント回路9にも、各DCTプロックの終わりを示すEOBが見つかったときにアコード回路4から出力される信号と各DCTエリアから出力される信号と各DCTエリアを使いきったときにエリア終了検出回路13か、このとちらかの信号が入力されるようにコード信号が入力されるようにされ、トロ路9がカウント回路9がカウントを進める毎にアドレスを進か、フラグメモリ10では、EOBがは、アウント回路9がカウントを進める時にアドレスを進め、ノーコード信号によってエリアカウントアップしたときには、フラグをたてずにがカウントアップしたときには、フラグをたてずに

(0) アドレスを進める。ここで、フラグメモリ10のアドレスが進むということは、エリアカウント回路9がカウントアップすることを意味する。

【0030】一方、エリアカウント回路9は、コードアドレス記憶回路12にもエリアアドレスを供給し、コードアドレス記憶回路12では、デコード回路4から供給される符号長をもとに各エリアについてデコードしたビットを加算していき、エリアのどの位置までデコードが終了したかを記憶する。

【0031】エリア終了検出回路13では、コードアドレス記憶回路12からエリアのどの位置までデコードが終了したかを示すバイト情報とビット情報を受け取り、その情報から判るエリア内の空きビットとデコード回路4から供給される符号長との比較を行う。ここで、もし、エリア内の空きビットよりも供給された符号長のほうが大きければ、そのエリアには、デコードできるコードが残っていないことを示し、エリア終了検出回路13は、ノーコード信号をプロックカウント回路7及びエリアカウント回路9に供給する。

【0032】また、コードアドレス記憶回路12から出力されるバイト情報は、バッファメモリ2にも供給され、バッファメモリ2では、その情報によってコードデータのバレルシフタ3への供給を制御する。さらにコードアドレス記憶回路12から出力されるビット情報は、バレルシフタ3に供給され、バレルシフタ3では、そのビット情報をもとにビットシフトを行う。

【0033】以上の各動作により1マクロブロック分の デコードを行うことにより、1ユニットのACLのデコ ードが終了する。

【0034】本実施例によれば、パッキングされたコードをそのまま蓄えるコードメモリ以外にバッファメモリを持たずに、コードメモリへのアドレスを制御することのみで必要なコードにアクセスでき、1ビデオセグメント分のコードデータを蓄える一つのバッファメモリのみでACLのデパッキング、デコード処理を実現できる。

【0035】図2に、本発明における圧縮動画像再生装 置の復号回路におけるデパッキング回路のACLデータ の処理に続くACMデータの処理を行う場合の第二の実 施例のプロック図を示す。

【0036】コード入力端子1はバッファメモリ2にハ フマンコードデータを供給し、バッファメモリ2は、バ レルシフタ3にデータを供給している。さらにバレルシ フタ3は、デコード回路4にデコードすべきコードデー タを供給している。デコード回路 4 でデコードされたデ ータはデコードデータ出力端子5に出力され、EOB信 号が検出された場合は、EOB信号出力端子6、プロッ クカウント回路7、フラグメモリ8、エリアカウント回 路9、及びフラグメモリ10に出力信号を供給する。さ . らにデコード回路4は、符号長データをバレルシフタ 3、エリア終了検出回路13、及びコードアドレス記憶 回路12に出力する。

【0037】プロックカウント回路7は、フラグメモリ 8と接続され、ブロックカウント回路 7 から出力される ブロックアドレスは、ブロックアドレス出力端子11、 フラグメモリ8及びエリア記憶回路14に出力される。 さらにブロックカウント回路7は、スイッチ15にセレ クト信号を供給している。

【0038】エリアカウント回路9は、フラグメモリ1 0と接続され、エリアカウント回路9から出力されるエ リアアドレスは、スイッチ15、フラグメモリ10及び エリア記憶回路14に出力される。

【003:9】コードアドレス記憶回路は、バイト情報と ビット情報をエリア終了検出回路13に出力し、さらに バイト情報をバッファメモリ2に、ピット情報をバレル シフタ3に供給する。

【0040】エリア記憶回路14には、プロックカウン ト回路 7 からブロックアドレスが、エリアカウント回路 からエリアアドレスがデータとして供給されるが、その 出力は、スイッチ15に供給される。

【0041】スイッチ15にはエリアカウント回路9の 出力のエリアアドレスとエリア記憶回路14の出力が入 力され、プロックカウント回路7からのセレクト信号に よってコードアドレス記憶回路12に出力するアドレス を選択する。

【0042】本発明におけるデパッキング回路の基本的 動作は、つぎの通りである。まず、バッファメモリ2 は、コード入力端子1から供給される1ビデオセグメン ト分のハフマンコードデータを蓄える。デコード回路4 は、バレルシフタ3から供給されるコードデータをデコ ードし、デコードデータやEOB信号を出力するととも に、符号長をバレルシフタ3に供給する。バレルシフタ 3では、供給された符号長分だけ、先にデコードしたビ ット数から差し引き、残ったビットをシフトしてつぎの デコードデータ用に用意する。空きができたバレルシフ タ3では、新たにバッファメモリ2から1バイトのコー

ドデータを供給し、先にバレルシフタ3に残っているビ ットに足してデコード回路4に供給する。

【0043】プロックカウント回路7には、各DCTプ ロックの終わりを示すEOBが見つかったときにデコー ド回路 4 から出力される信号と各DCTエリアのデータ を使いきったときにエリア終了検出回路13から出力さ れるノーコード信号が入力されるようにされ、このどち らかの信号が入力されたときにプロックカウント回路7 は、カウントアップする。フラグメモリ8では、プロッ クカウント回路7からアドレスを受け取り、ブロックカ ウント回路7がカウントを進める毎にアドレスを進め る。そのときに、フラグメモリ8では、EOBが検出さ れてプロックカウント回路7がカウントアップしたとき には、図5に示すようにフラグ(1)をたててアドレス を進め、ノーコード信号によってプロックカウント回路 7がカウントアップしたときには、フラグをたてずに

(0) アドレスを進める。

【0044】ここで、注意が必要なのは、本発明による 実施例1によって、ACLデータのデコードを終了して いる場合、フラグメモリ8のアドレス領域には、フラグ が立っている (1) アドレスと立っていない (0) アド レスが存在する。本発明による実施例2のように、AC Lデータのデコードに続いてACMデータのデコードを 行う場合は、プロックカウント回路 7 がカウントアップ し、フラグメモリ8がアドレスを進めたときに、そこの アドレスにフラグが立っていたならば、フラグメモリ8 はフラグが立っていないところまでアドレスを進める。 ここで、フラグメモリ8のアドレスが進むということ は、ブロックカウント回路7がカウントアップすること を意味する。

【0045】また、プロックカウント回路7から出力さ れるブロックアドレスは、ブロックアドレス出力端子1 1及びエリア記憶回路14にも出力される。

【0046】一方、エリアカウント回路9にも、各DC Tプロックの終わりを示すEOBが見つかったときにデ コード回路4から出力される信号と各DCTエリアのデ ータを使いきったときにエリア終了検出回路13から出 力されるノーコード信号が入力されるようにされ、この どちらかの信号が入力されたときにエリアカウント回路 9は、カウントアップする。フラグメモリ10では、エ リアカウント回路9からアドレスを受け取り、エリアカ ウント回路9がカウントを進める毎にアドレスを進め る。そのときに、フラグメモリ10では、EOBが検出 されてエリアカウント回路9がカウントアップしたとき には、図5に示すようにフラグ(1)をたててアドレス を進め、ノーコード信号によってエリアカウント回路9 がカウントアップしたときには、フラグをたてずに

(0) アドレスを進める。

【0047】ここで、エリアカウント回路9がカウント アップし、フラグメモリ10がアドレスを進めたとき

」に、そこのアドレスにフラグが立っていない場合、フラグメモリ10はフラグが立っているところまでアドレスを進める。ここでの、フラグメモリ10のアドレスが進むということは、エリアカウント回路9がカウントアップすることを意味する。

【0048】また、エリアカウント回路9は、エリア記憶回路14及びスイッチ15にもエリアアドレスを供給し、エリア記憶回路14にはデータとしてエリアアドレスを供給する。

【0049】ACLデータのデコード終了時には、フラグメモリ8内のフラグとフラグメモリ10内のフラグは一致し、それぞれのフラグは、ブロックカウント回路7にとっては、概念的にそのブロックのデコードが終了していることを示し、エリアカウント回路9にとっては、空きエリアが存在することを示している。

【0050】ACMデータのデコードは、このフラグを見ながらプロックカウント回路7がデコード未終了のブロックを探し、エリアカウント回路9が空きエリアを探してデコードを行う。

【0051】各エリアのデータを使いきってデコードが中断された場合には、そのエリアの末尾にはデコードされていない何ピットかの未完結コードが残されている。ACMデータのデコードを続行するには、この未完結コードを読みだしてから、空きエリアのコードデータを続けなければならない。

【0052】ACLデータのデコードを終了した時点では、未完結コードの存在するエリアはブロックカウント回路7の指し示すアドレスに一致しているが、ACMデータのデコードを進めると移動してしまう。そこで、未完結コードの移動したエリアを記憶しておくために、本発明による実施例2では実施例1の回路構成にエリア記憶回路14が加えられた。

【0053】エリア記憶回路14では、ブロックカウント回路7から出力されるブロックアドレス、即ち概念的にどこのマクロブロックのどのDCTブロックをデコードしているのかを示すアドレスにエリアカウント回路9から出力されるエリアアドレス、即ちどのユニットのどのエリアをデコードしているかを示すアドレスを書き込む。

【0054】スイッチ15では、エリア記憶回路14から出力されるアドレスを示すデータ、即ち未完結コードが実際に存在する位置を示すアドレスと、エリアカウント回路9の出力であるエリアアドレスとをブロックカウント回路7から出力される制御信号によって切り替え、コードアドレス記憶回路12に出力する。即ち、スイッチ15では、まず未完結コードが存在するアドレスを出力し、その後に続けて次にデコードすべきエリアを示すアドレスを出力する。

【0055】コードアドレス記憶回路12では、デコード回路4から供給される符号長をもとに各エリアについ

てデコードしたビットを加算していき、エリアのどの位 置までデコードが終了したかを記憶する。

【0056】エリア終了検出回路13では、コードアドレス記憶回路12からエリアのどの位置までデコードが終了したかを示すバイト情報とビット情報を受け取り、その情報から判るエリア内の空きビットとデコード回路4から供給される符号長との比較を行う。ここで、もし、エリア内の空きビットよりも供給された符号長のほうが大きければ、そのエリアには、デコードできるコードが残っていないことを示し、エリア終了検出回路13は、ノーコード信号をブロックカウント回路7及びエリアカウント回路9に供給する。

【0057】また、コードアドレス記憶回路12から出力されるバイト情報は、バッファメモリ2にも供給され、バッファメモリ2では、その情報によってコードデータのバレルシフタ3への供給を制御する。さらにコードアドレス記憶回路12から出力されるビット情報は、バレルシフタ3に供給され、バレルシフタ3では、そのビット情報をもとにビットシフトを行う。

【0058】以上の各動作により1マクロブロック分の デコードを行うことにより、1ユニットのACLのデコ ードに続くACMのデコードが終了する。

【0059】本実施例によれば、パッキングされたコードをそのまま蓄えるコードメモリ以外にバッファメモリを持たずに、コードメモリへのアドレスを制御することのみで必要なコードにアクセスでき、1ビデオセグメント分のコードデータを蓄える一つのバッファメモリのみでACLとACMのデパッキング、デコード処理を実現できる。

【0060】図3に、本発明における圧縮動画像再生装置の復号回路におけるデパッキング回路のACL, AC! Mデータの処理に続くACHデータの処理を行う場合の第三の実施例のブロック図を示す。

【0061】コード入力端子1はバッファメモリ2にハフマンコードデータを供給し、バッファメモリ2は、バレルシフタ3にデータを供給している。さらにバレルンフタ3は、デコード回路4にデコードすべきコードデータを供給している。デコード回路4でデコードされたアータはデコードデータ出力端子5に出力され、EOB信号出力端子6、プロリクカウント回路7、フラグメモリ8、エリアカウント回路10、連結エリアカウント回路17、及びフラグメモリ18に出力信号を供給する。さらにデコード回路4は、符号長データをバレルシフタ3、エリア終了検出回路13、及びコードアドレス記憶回路12に出力する。

【0062】ブロックカウント回路7は、フラグメモリ8と接続され、ブロックカウント回路7から出力されるブロックアドレスは、ブロックアドレス出力端子11、フラグメモリ8及びエリア記憶回路14に出力される。

さらにプロックカウント回路7は、スイッチ16にセレ・クト信号を供給している。

【0063】エリアカウント回路9は、フラグメモリ10と接続され、エリアカウント回路9から出力されるエリアアドレスは、スイッチ16、フラグメモリ10及びエリア記憶回路14に出力される。

【0064】連結エリアカウント回路17は、フラグメモリ18と接続され、連結エリアカウント回路17から出力される連結エリアアドレスは、スイッチ16、及びフラグメモリ18に出力される。

【0065】コードアドレス記憶回路は、バイト情報とビット情報をエリア終了検出回路13に出力し、さらにバイト情報をバッファメモリ2に、ビット情報をバレルシフタ3に供給する。

【0066】エリア記憶回路14には、ブロックカウント回路7からブロックアドレスが、エリアカウント回路からエリアアドレスがデータとして供給されるが、その出力は、スイッチ16に供給される。

【0067】スイッチ16にはエリアカウント回路9の出力のエリアアドレス、連結エリアカウント回路17及びエリア記憶回路14の出力が入力され、ブロックカウント回路7及び連結エリアカウント回路17からのセレクト信号によってコードアドレス記憶回路12に出力するアドレスを選択する。

【0068】本発明におけるデパッキング回路の基本的動作は、つぎの通りである。まず、バッファメモリ2は、コード入力端子1から供給される1ビデオセグメント分のハフマンコードデータを蓄える。デコード回路4は、バレルシフタ3から供給されるコードデータをごったができたバレルシフタ3に供給する。バレルシフタ3では、供給された符号長分だけ、先にデコードしたビット数から差し引き、残ったビットをシフトしてジットがデータ用に用意する。空きができたバレルシフタ3では、新たにバッファメモリ2から1バイトのコードデータを供給し、先にバレルシフタ3に残っているビットに足してデコード回路4に供給する。

【0069】プロックカウント回路7には、各DCTプロックの終わりを示すEOBが見つかったときにデコード回路4から出力される信号と各DCTエリアのデータを使いきったときにエリア終了検出回路13から出力されるノーコード信号が入力されるようにされ、このどちらかの信号が入力されたときにプロックカウント回路7がカウントを進める毎にアドレスを進めさる。そのときに、フラグメモリ8では、EOBが検出されてプロックカウント回路7がカウントアップしたとされてプロックカウント回路7がカウントアップしたときには、図5に示すようにフラグ(1)をたてアドレスを進め、ノーコード信号によってプロックカウント回路

7がカウントアップしたときには、フラグをたてずに (0) アドレスを進める。

【0070】ここで、注意が必要なのは、本発明による 実施例1によって、ACLデータのデコードを終了して いる場合、フラグメモリ8のアドレス領域には、フラグ が立っている(1)アドレスと立っていない(0)アド レスが存在する。本発明による実施例2のように、AC Lデータのデコードに続いてACMデータのデコードを 行う場合は、ブロックカウント回路7がカウントアップ し、フラグメモリ8がアドレスを進めたときに、そこの アドレスにフラグが立っていたならば、フラグメモリ8 はフラグが立っていないところまでアドレスを進める。 ここで、フラグメモリ8のアドレスが進むということ は、ブロックカウント回路7がカウントアップすること を意味する。

【0071】また、ブロックカウント回路7から出力されるブロックアドレスは、ブロックアドレス出力端子1 1及びエリア記憶回路14にも出力される。

【0072】一方、エリアカウント回路9にも、各DCTプロックの終わりを示すEOBが見つかったときにデコード回路4から出力される信号と各DCTエリアのら出力される信号と各DCTエリアを使いきったときにエリア終了検出回路13から出力されるノーコード信号が入力されるようにされ、このとちらかの信号が入力されたときにエリアカウント回路9が入力されたとででは、エリアカウント回路9からアドレスを受け取り、エリアカウント回路9がカウントを進める毎にアップしたときには、フラグをたてずにといった。フラグとでは、アップしたときには、フラグをたてずにがカウントアップしたときには、フラグをたてずに

(0) アドレスを進める。

【0073】ここで、エリアカウント回路9がカウントアップし、フラグメモリ10がアドレスを進めたときに、そこのアドレスにフラグが立っていない場合、フラグメモリ10はフラグが立っているところまでアドレスを進める。ここで、フラグメモリ10のアドレスが進むということは、エリアカウント回路9がカウントアップすることを意味する。

【0074】また、エリアカウント回路9は、エリア記憶回路14及びスイッチ16にもエリアアドレスを供給し、エリア記憶回路14にはデータとしてエリアアドレスを供給する。

【0075】空きエリアが小さい場合、ACMデータのデコード時に、未完結コードにこの空きエリアのコードを接続しても未完結のまま処理が終了してしまうことがある。ACHデータのデコードでは、このようなエリアは未完結コードに続いて読み出す必要がある。そこで、このようなエリアを探すためのカウンタ、即ち連結エリ

アカウント回路17を設け、未完結コードの次に、この カウント回路が指し示すエリアのコードを読み出してか ら、空きエリアの読み出しに移るようにした。

【0076】連結エリアカウント回路17にも、各DCTプロックの終わりを示すEOBが見つかったときにアコード回路4から出力される信号と各DCTエリアから出力される信号と各DCTエリア終了検出回路13か、このを使いきったときにエリア終了検出回路13か、このを使いきったときにエリアおされるようにでカウントを告める。このでは、カウントアップする。フラグメモリ18がカウントのときに、フラグメモリ11を進め、東結エリアカウント回路17がカウントを進めるでは、アドレスを進める。そのときには、アウントアップしたときには、フラグをたてずに(0)アドレスを進める。

【0077】ここで、連結エリアカウント回路17がカウントアップし、フラグメモリ18がアドレスを進めたときに、そこのアドレスにフラグが立っているところまでアドレスを進める。ここで、フラグメモリ18のアドレスが進むということは、連結エリアカウント回路17が指し示すアドレスは、ブロックカウント回路7が指し示すマクロブロックと同じブロックの中の空きエリアである。

【0078】連結エリアカウント回路17は、スイッチ16にもエリアアドレスを供給し、また、スイッチ16にセレクト信号を供給する。

【0079】エリア記憶回路14では、ブロックカウント回路7から出力されるブロックアドレス、即ち概念的にどこのマクロブロックのどのDCTプロックをデコードしているのかを示すアドレスにエリアカウント回路9から出力されるエリアアドレス、即ちどのユニットのどのエリアをデコードしているかを示すアドレスを書き込む。

【0080】スイッチ16では、エリア記憶回路14から出力されるアドレスを示すデータ、即ち未完結コードが実際に存在する位置を示すアドレスと、連結エリアカウント回路17の出力、即ちACMのデコード時に未完結コードと接続してもデコードができなかったエリアを示すアドレスと、エリアカウント回路9の出力であるエリアアドレスとをブロックカウント回路7から出力されるセレクト信号、及び連結エリアカウント回路17から出力されるセレクト信号によって切り替え、コードアドレス記憶回路12に出力する。

【0081】即ち、スイッチ16では、コードアドレス 記憶回路12に対して、まず未完結コードが存在するア ドレスを出力し、次にACMのデコード時に未完結コードと接続してもデコードができなかったエリアを出力して、その後に続けて次にデコードすべきエリアを示すアドレスを出力する。

【0082】コードアドレス記憶回路12では、デコード回路4から供給される符号長をもとに各エリアについてデコードしたビットを加算していき、エリアのどの位置までデコードが終了したかを記憶する。

【0083】エリア終了検出回路13では、コードアドレス記憶回路12からエリアのどの位置までデコードが終了したかを示すバイト情報とピット情報を受け取り、その情報から判るエリア内の空きピットとデコード回路4から供給される符号長との比較を行う。ここで、もし、エリア内の空きピットよりも供給された符号長のほうが大きければ、そのエリアには、デコードできるコードが残っていないことを示し、エリア終了検出回路13は、ノーコード信号をブロックカウント回路7及びエリアカウント回路9に供給する。

【0084】また、コードアドレス記憶回路12から出力されるバイト情報は、バッファメモリ2にも供給され、バッファメモリ2では、その情報によってコードデータのバレルシフタ3への供給を制御する。さらにコードアドレス記憶回路12から出力されるビット情報は、バレルシフタ3に供給され、バレルシフタ3では、そのビット情報をもとにビットシフトを行う。

【0085】以上の各動作により1マクロブロック分の デコードを行うことにより、1ユニットのACL及びA CMのデコードに続くACHのデコードが終了する。

【0086】本実施例によれば、パッキングされたコードをそのまま蓄えるコードメモリ以外にバッファメモリを持たずに、コードメモリへのアドレスを制御することのみで必要なコードにアクセスでき、1ビデオセグメント分のコードデータを蓄える一つのバッファメモリのみでACL,ACM及びACHのデパッキング、デコード処理を実現できる。

[0087]

【発明の効果】本発明は、圧縮動画像再生装置の復号回路におけるデパッキング回路で、パッキングされたコードをそのまま蓄えるコードメモリ以外にバッファメモリを持たずに、コードメモリへのアドレスを制御することのみで必要なコードにアクセスでき、1ビデオセグメント分のコードデータを蓄える一つのバッファメモリのみでACL、ACM及びACHデータのデパッキング処理を実現できる。

【図面の簡単な説明】

【図1】本発明のデパッキング回路におけるACLデータをデパッキングするときの第一の実施例のブロック図。

【図2】本発明のデパッキング回路におけるACL,A CMデータをデパッキングするときの第二の実施例のブ ロック図。

【図3】本発明のデパッキング回路におけるACL、ACM及びACHデータをデパッキングするときの第三の 実施例のブロック図。

【図4】本発明のデパッキング回路で、デパッキング処理の対象となり、データ量一定の単位となるビデオセグメントの説明図。


【図1】

【図5】本発明のデパッキング回路でのフラグメモリに おけるアドレスにたてられるフラグの説明図。


【符号の説明】

2…バッファメモリ、3…バレルシフタ、4…デコード 回路、7…ブロックカウント回路、8…フラグメモリ、 9…エリアカウント回路、10…フラグメモリ、12… コードアドレス記憶回路、13…エリア終了検出回路。


【図2】



【図4】



【図3】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
∠ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.